The Elec 17日的报道,三星电子预计其2024年发布的2nm先进制程将大幅增加EUV光刻层数,相比3nm工艺提升超30%,预计层数将变成20至30层区间后半段。
![传三星 2nm 工艺 EUV 曝光 30层,而到了 SF1.4 节点将超 30 层](https://www.gameducky.com/wp-content/themes/justnews/themer/assets/images/lazy.png)
报道强调,产品性质差异导致同节点曝光层数不固定。 目前,三星三星3nm工艺EUV光刻层均数约为20层。
对于2027年预定的SF1.4制程,预期EUV光刻层将突破30层。
制程进步促使晶体管尺寸要求更加严格,EUV光刻技术替代传统DUV,确保更高精度,促进晶体管密度攀升,实现更高集成度。
在这种情况下,先进逻辑代工龙头积极采购ASML EUV设备。 以台积电为例,今明两年将引进超60台EUV光刻机,预计至2025年底总量将突破160台。
DRAM行业也紧跟步伐,第六代20~10nm工艺(即1c nm、1γnm)中,三星采用6~7个EUV层,SK海力士应用5层,美光在此节点首次引进EUV技术。
赞 (0)
打赏
微信扫一扫
![微信扫一扫](https://www.gameducky.com/wp-content/uploads/2021/12/2021122203132290.jpg)