芯片是如何制造的？科技沙子的一生：从石英砂到芯片的生产流程

Intel在Semiconductor Manufacturing 101说明会解释从石英砂到芯片的生产流程，就让我们一起来了解芯片是如何制造的。

前端流程：晶圆制作

晶片最主要的成份是石英，它是地壳中含量第二高的矿石，价格相当低廉。但是经过繁复的加工程序之后，就可以制成价值不斐的各种芯片。前Intel董事长Andy Bryant曾说过「我们使用的原料是砂子，其于的都是人为添加的价值」（The ingredient we start with is sand. Everything else is value added by people.）。

芯片生产流程可以分为前端的晶圆制作，以及后端的芯片封测。在前端流程中，会先从石英砂中提炼多晶硅并制成晶棒，然后再经过多道加工程序，制作出整片晶圆。

以下以图文方式进行简化的概念说明，可能会与实际加工流程有些许出入。

晶片生产的开端为数10亿立方公里的石英砂（Quartz Sand），将其提炼为多晶硅锭块，熔解之后制作为晶体结构排列整齐的单晶硅晶棒（Ingot）。

▲ 芯片生产的开端为数10亿立方公里的石英砂（Quartz Sand），将其提炼为多晶硅锭块，熔解之后制作为晶体结构排列整齐的单晶硅晶棒（Ingot）。

晶棒切割、抛光之后就成为尚未加工的晶圆（Wafer）。晶圆的尺寸约为直径12寸（30公分）。

▲ 晶棒切割、抛光之后就成为尚未加工的晶圆（Wafer）。晶圆的尺寸约为直径12寸（30公分）。

晶圆加工的方式为在晶圆涂上光阻剂（Photoresist），接着通过微影机进行微影（Exposure，也称为黄光），并搭配光罩将设计图案的「照射」当晶圆表面。

▲ 晶圆加工的方式为在晶圆涂上光阻剂（Photoresist），接着通过微影机进行微影（Exposure，也称为黄光），并搭配光罩将设计图案的「照射」当晶圆表面。

接下来为显影（Development），以正光阻剂为例，被微影机照射到的晶圆部分会被显影剂溶解（负光阻剂则围没被照射的部分溶解）。接着就是掺杂（Doping）以让才料得到半导体的特性，并去除光阻剂。

▲ 接下来为显影（Development），以正光阻剂为例，被微影机照射到的晶圆部分会被显影剂溶解（负光阻剂则围没被照射的部分溶解）。接着就是掺杂（Doping）以让才料得到半导体的特性，并去除光阻剂。

接着会进入尺度为30~100纳米的蚀刻（Etching），以化学药剂方式刻除不需要的部分，以将光罩的图案留在晶圆上。附带一提，人类头发的粗细大约为50000奈米。

▲ 接着会进入尺度为30~100纳米的蚀刻（Etching），以化学药剂方式刻除不需要的部分，以将光罩的图案留在晶圆上。附带一提，人类头发的粗细大约为50000奈米。

完成后还会进行电镀、抛光等加工流程，并连接晶体管与垂直金属层。

▲ 完成后还会进行电镀、抛光等加工流程，并连接晶体管与垂直金属层。

图中的「金属块」为多晶硅锭块。

▲ 图中的「金属块」为多晶硅锭块。

在Intel博物馆也展示了多晶硅锭块。

▲ 在Intel博物馆也展示了多晶硅锭块。

Intel博物馆展示的12寸晶棒。

▲ Intel博物馆展示的12寸晶棒。

抛光后的晶圆就像一面镜子，可以映照出拍照的那位蠢蛋。

▲ 抛光后的晶圆就像一面镜子，可以映照出拍照的那位蠢蛋。

右方为完成加工的12寸晶圆，可以看出每个「方格」都是1组处理器的裸晶（Die）。左方则是代号为Granite Rapids的第6代Xeon可扩充处理器。

▲ 右方为完成加工的12寸晶圆，可以看出每个「方格」都是1组处理器的裸晶（Die）。左方则是代号为Granite Rapids的第6代Xeon可扩充处理器。

后端流程：芯片封装

在晶圆加工完成后，接下来就是切割，并进行合称封测的封装与测试流程。

封测可以再细分为裸晶分类、封装、测试等阶段。

▲ 封测可以再细分为裸晶分类、封装、测试等阶段。

首先会将晶圆切割成裸晶（Die），然后进行测试分类（Sort），测试该裸晶运作状态，以及能够稳定运作的时钟范围（简单说就是体质测验），并打装成胶卷状的包装（Reel）。

▲ 首先会将晶圆切割成裸晶（Die），然后进行测试分类（Sort），测试该裸晶运作状态，以及能够稳定运作的时脉范围（简单说就是体质测验），并打装成胶卷状的包装（Reel）。

接下来会将裸晶贴合到基板（Substrate），然后填充树脂绝缘并防止水气渗入。翻面后贴上稍后焊接贴合所需的锡球（以BGA封装为例）。

▲ 接下来会将裸晶贴合到基板（Substrate），然后填充树脂绝缘并防止水气渗入。翻面后贴上稍后焊接贴合所需的锡球（以BGA封装为例）。

为了加强芯片的机械结构特性，会视情况装上补强板（Stiffener）。

▲ 为了加强芯片的机械结构特性，会视情况装上补强板（Stiffener）。

在散热部分，则会加入DLA（Direct Lid Attach）或IHS（Integrated Heat Spreader）等型式的「铁盖」，将裸晶上的热更均匀传导至外部排除。

▲ 在散热部分，则会加入DLA（Direct Lid Attach）或IHS（Integrated Heat Spreader）等型式的「铁盖」，将裸晶上的热更均匀传导至外部排除。

完程封装的芯片会进行测试，验证是否可以正常运作。

▲ 完程封装的芯片会进行测试，验证是否可以正常运作。

通过测试的芯片就会通过激光刻印型号与附加资料，并以自动化方式检查外观，然后打包出货。

▲ 通过测试的芯片就会通过激光刻印型号与附加资料，并以自动化方式检查外观，然后打包出货。

图片左边为胶卷的裸晶，中央为基板，右边则为封装完成的芯片。

▲ 图片左边为「胶卷」的裸晶，中央为基板，右边则为封装完成的芯片。

左边是尚未贴合「铁盖」的处理器，可以看到2组裸晶，右方为安装IHS后的样子。

▲ 左边是尚未贴合「铁盖」的处理器，可以看到2组裸晶，右方为安装IHS后的样子。

先进封装：高科技胶水

Intel也在活动中介绍了多种先进封装技术，EMIB（Embedded Multi-die Interconnect）采用2.5D嵌入式桥接解决方案，能将多个裸晶或模块（Tile）在平面上「左右摆放」并相互连接，然后封装为单一芯片。代号为Sapphire Rapids的第4代Xeon可扩充处理器即采用这项技术整合4个高带宽内存（HBM，High Bandwidth Memory）模块。

Foveros则是3D堆叠解决方案，能将多个裸晶或模块先堆栈到基底裸晶（Base Die），由基底裸晶提供互连，或是以立体方式「上下堆叠」，然后封装为单一芯片。例如代号为Meteor Lake的1系列Core Ultra处理器就通过这项技术封装多种不同制程节点的模块，并提供5~125W的TDP（Thermal Design Power，热设计功耗）范围。

Co-EMIB为结合EMIB与Foveros的先进封装技术，不但以水平方式连接多个模块，也能以上下堆叠方式连接模块。代号为Ponte Vecchio的GPU Max系列绘图处理器就通过Co-EMIB在3D空间都进行互连，总共整合5种不同制程节点47个模块，整颗芯片总共有超过1000亿个晶体管，是Intel有史以来最复杂的封装技术。

图中上方为Foveros封装，中央为EMIB，下方为Co-EMIB封装。