AMD 将详细介绍 3D V-Cache 设计， L3 共享环形总线

本周将举行ISSCC 2022（IEEE国际固态电路会议），AMD将在会议上分享其3D V-Cache设计的更多细节。 AMD 此前已经在CES 2022上，推出了采用3D垂直快取技术的Zen 3架构桌面处理器，即Ryzen 7 5800X3D，为每个CCD带来额外的64MB 7nm SRAM快取，使L3快取容量由32MB增加到了96MB。

据报道，3D V-Cache 由多个 8MB 的”slices”组成，这些”slices”具有1024个与单个 CPU 内核接触的接口，CCX 和 3D V-Cache 之间共有8192个连接点，允许每片”slices”在全双工模式下传输带宽达到了 2TB/s。尽管没有集成在CCX上，但很可能与本身L3快取的速度一致。据称AMD还通过多种方式改进了Ryzen 7 5800X3D的设计，以降低功耗并提高频率。 AMD至今没有确认Ryzen 7 5800X3D什么时候上市，不过在Zen 4架构的Ryzen 7000系列到来之前，这是为数不多与IntelAlderLake 12代的对抗产品。

根据AMD演示文件内容，显示3D V-Cache的SRAM采用了台积电N7制程制造，整体尺寸为41mm2，通过两个额外的CCD结构支撑以协助散热。为了能装入相同的封装中，AMD还将原有的 CCD 削薄。为了让处理器的每个内核与 3D V-Cache 链接通信，AMD 在 L3 上实现了共享环形总线设计，整个 L3 快取可用于每个内核。

去年 AMD 曾介绍，这项 3D 芯片堆叠技术是基于台积电的 SoIC 技术，将两个芯片被铣成一个完美的平面，底层 CCX 与顶层 L3 快取之间是一个完美的对齐，TSV 通道可以在没有任何类型的粘合材料的情况下进行匹配。为了实现这个操作，AMD 并将 CCX 翻转（由面向顶部改为面向底部），然后削去了顶部95%的硅，再将 3D 垂直快取芯片安装在上面。