英特尔誓言2025年重返制程领先，下一代Intel 4效能提升20%以上

英特尔（Intel）近期于美国檀香山举行的年度VLSI国际研讨会中，公布下一代Intel 4制程的技术细节。

Intel 表示，相较于Intel 7，Intel 4 于相同功耗提升 20% 以上的效能，高效能元件库（library cell）的密度则是 2 倍，官方更誓言将用 Meteor Lake 处理器产品，推进先进技术和制程模组，带领公司于 2025 年重回制程领先地位。

Intel 4 于鳍片间距、接点间距以及低层金属间距等关键尺寸（Critical Dimension），持续朝向微缩的方向前行，并同时导入设计技术偕同最佳化，缩小单一元件的尺寸。透过FinFET材料与结构上的改良提升效能，Intel 4单一N型半导体或是P型半导体，其鳍片数量从Intel 7高效能元件库的4片降低至3片。

综合上述技术，使得Intel 4能够大幅增加逻辑组件密度，并缩减路径延迟和降低功耗。

Intel 7 已导入自对准四重成像技术（Self-Aligned Quad Patterning、SAQP）和主动组件栅极上接点（Contact Over Active Gate、COAG）技术来提升逻辑密度。前者透过单次微影和两次沉积、蚀刻步骤，将晶圆上的微影图案缩小 4 倍，且没有多次微影层叠对准的问题; 后者则是将闸极接点直接设在栅极上方，而非传统设在闸极的一侧，进而提升元件密度。

Intel 4 更进一步加入网格布线方案（gridded layout scheme），简单化并规律化电路布线，提升效能同时并改善生产良率。

随着制程微缩，晶体管上方的金属导线、接点也随之缩小; 导线的电阻和线路直径呈现反比，该如何维持导线效能抑是需要克服的壁垒。

Intel 4 采用新的金属配方称之为强化铜（Enhanced Cu），使用铜做为导线、接点的主体，取代 Intel 7 所使用的钴，外层再使用钴、钽包覆; 此配方兼具铜的低电阻特性，并降低自由电子移动时撞击原子使其移位，进而让电路失效的电迁移（electromigration）现象，为Intel 3和未来的制程打下基础。

将光罩图案成像至晶圆上的最重要改变，可能在于广泛的使用EUV来简化工艺。英特尔在现有解决方案中的最关键层使用EUV，而且在Intel 4的较高互连层中使用EUV，大幅度减少光罩数量和制程步骤，未来Intel更将导入全球第一款量产型高数值孔径（High-NA）EUV系统。