三星电子宣布开始用3纳米制程生产GAA环栅晶体管芯片

作为全球半导体技术的领导者，三星电子宣布，其已开始用3nm制程来制造GAA环栅晶体管芯片。可知与5nm制程相比，优化后的3nm制程可在收缩16%面积的同时，降低45%的功耗并提升23%的性能。

据悉，为突破鳍式场效应晶体管（FinFET）的性能限制，三星选择了多桥通道 FET（简称 MBCEFT）技术来制造首批 GAA 晶体管芯片。通过下调电压水平来提升能源效率，同时增加驱动电流以提升性能。

目前三星正在努力推动 3nm GAA 晶体管和相关半导体芯片在高性能、低功耗计算领域的采用，并且计划将相关优势推广到移动处理器。

▲ 左起为公司副总裁 Michael Jeong，执行副总裁 Ja-Jum Ku 和代工业务副总裁 Sang Bom Kang

三星电子总裁兼代工业务负责人Siyoung Choi博士表示，通过展示业内领先的下一代芯片制造工艺，三星希望在高K金属栅极、FinFET和EUV之外，通过3nm MBCEFT工艺来继续保持竞争优势。期间三星将保持积极创新，并建立有助于加速实现技术成熟的流程。

与使用更窄通道的纳米线 GAA 方案相比，三星专有技术选择了更宽的通道。该公司有能力调节3nm GAA纳米片的通道宽度，结合优化的功耗与性能表现，以满足客户的各种需求。

此外GAA的设计灵活性，对于设计技术的协同优化（DTCP）也非常有利—— 有助于增强功耗、性能和面积（PPA）等方面的优势。

与5nm公司相比，三星电子初代3nm GAA技术可较5nm降低多达45%的功耗，同时提升23%的性能和减少16%的面积占用。

展望未来，三星第二代3nm技术更是可以将功耗降低多达50%，同时提升30%的性能和减少35%的面积占用。

最后，随着工艺节点不断缩小、以及各行业客户对于芯片性能需求的日渐提升，IC设计人员也面临着处理大量数据、以验证具有更多功能和紧密扩展的复杂产品的挑战。